Re: [情報] WD與Toshiba宣布128層3D NAND：單顆512Gb

BiCS4是48+48層堆疊而來，並非一次堆疊96層。 好處是每次堆疊48層是成熟製程，搞定兩次堆疊的對準問題以及相關的流程設計(比方說 第二次蝕刻要怎樣才能不傷害第一次對疊的結構)，就會有96層的產品。 BiCS5我認為是64+64而來的128層，目前業界並沒有能一次做到128層的產品，因此toshib a的BiCS5應該會是最高層數產品。 下一個世代應該是192(96+96)，我想這部份可能會是三星先做出來。 另外就是CMOS under ARY (CuA)的技術，讓原本不容易微縮的晶粒面積更進一步的縮小， 也少了很多平坦化(CMP)的難度，最早是在IM 32層(更正)的產品上看到的。這個技術應 該會越來越長聽到。海力士的4D NAND，多出來的1D就是CuA。 -- 不是膠水。膠水是晶粒堆疊，那叫CE。這種堆疊是實際晶圓生產過程中層數的類加。 P/E數其實還好，2D時代的容量提升靠微縮，bit line/wl line同時微縮，P/E掉很快。 3D不太一樣，它的bit line不需要做STI IM其實比較強，不過要分家了。M覺得floating gate沒未來。 哈，以上廢話用幾句話解釋 101大樓， 先蓋好50層。之後有再蓋51層，加起來101。但是你要從101層往下打N條通道 ，除了每條都得準準得接的到1-50層的電梯外，還要不能破壞底下電梯的結構。 這樣應該有比較容易懂? 目前能單次完成96的是三星喔 嗯，2 tiles 沒這麼容易。 沒有這回事。 除非你比的是中國雜牌 channel不需要接channel,接的到plug就可以。 不管96+96還是64x3，都很難。 不是，切下來的單一晶粒就是128層。是晶圓製造過程疊兩次。 我沒看過這偏測試 3D TLC確實會好過2D，主要的原因我曾貼過文。 但是同樣3D CT架構，TLC不會比MLC耐寫。
※ 批踢踢實業坊(ptt.cc), 來自: 27.242.232.251
※ 文章網址: https://www.ptt.cc/bbs/PC_Shopping/M.1552002536.A.FB4.html

推 s8101026 : 推03/08 08:17

推 hankower : 快推 免得別人說我看不懂03/08 08:31

推 ckjefferson : 推 但我是真的沒很懂QQ03/08 08:34

推 tony70429 : 嗯嗯 跟我想的一樣呢03/08 08:40

推 GameGyu : String Stacking03/08 09:10

推 edaeda : 先假裝知道我懂03/08 09:17

推 tym7482 : 嗯嗯跟我猜的差不多03/08 09:25

推 dustlike : 其實就是膠水03/08 09:29

推 RYZEN : 大膠水時代03/08 09:32

推 BlackCoal : 先推，雖然我完全看不懂03/08 09:36

推 tsstho : 看無還是推03/08 09:40

推 pgm173 : 專業03/08 09:45

推 hbj1941 : 快推不然樓下看不懂03/08 09:45

推 Bob9154 : NAND蓋大樓03/08 10:01

推 xin32 : 推個好像很厲害03/08 10:11

推 kurokiwawa : 我們的想法一樣呢！ 03/08 10:14

推 ltyintw : 嗯嗯 跟我我想的一樣03/08 10:27

推 kira925 : 不是膠水03/08 10:29

推 xianyuyu :03/08 10:32

推 jinshun : 美光在2D技術落後 到了3D反而超前 CuA真的是功臣之03/08 10:42

→ jinshun : 一 hynix toshiba 都跑來抄了03/08 10:42

→ providence : 正常阿 進入3D後 ***幾乎都是領頭羊阿 03/08 10:45

→ providence : 幾乎都是***先弄出來 剩下的vendor才趕上03/08 10:45

→ providence : 不過會這樣一直堆疊層數03/08 10:46

→ providence : 不就代表QLC之後的PC count連vendor也無解了?03/08 10:47

→ providence : 打錯 是PE count03/08 10:48

→ jinshun : 就NAND來說 三星並沒有領先03/08 10:48

→ jinshun : 而Toshiba則是喜歡把技術喊的很早 實際要做可能是203/08 10:50

→ jinshun : 年後 就上個月聽到96L的良率還……03/08 10:50

推 charlie0112 : 我原本要說這些的 不過現在不用了03/08 10:51

推 providence : 是喔 因為常常看到***都先堆出高層數的flash03/08 10:52

→ providence : 所以才以為是領頭羊 03/08 10:52

推 kira925 : P/E Count是物理問題 vendor不可能解決只能緩解03/08 10:57

→ mit2502 : 對啊 我也是這麼認為 (裝懂中) 03/08 11:06

→ hijacker : 我好聰明 每個字都看得懂~~03/08 11:49

推 wen852 : 字看得懂但意思不懂 我文組我驕傲03/08 12:18

推 AnnaAJ : 不明覺厲 03/08 12:48

→ AnnaAJ : 所以現在最好的技術是一次作64層 但是三星有能力最 03/08 12:50

→ AnnaAJ : 快作一次96層 然後作96+96層？ 03/08 12:50

推 ikaros0327 : 我也是這麼想的 03/08 13:06

推 thg156yu789 : 恩 跟我想的一樣03/08 13:52

推 kira925 : @AnnAJ 不是 可以做96跟做出96+96是不同的事情03/08 14:43

→ JoyRex : 三星的TLC比其他牌的MLC還耐寫 03/08 15:41

推 jdnd96njudtr: 跟我想的一樣03/08 16:17

推 U0C : 要做192要是我就做64*3 挖96頂部跟底部差異直徑太 03/08 18:24

→ U0C : 大 不利讀寫 不只難對準 連channel要接起來也很難 03/08 18:24

→ U0C : channel只在管壁幾百nm厚 03/08 18:24

推 U0C : 更正是幾十nm厚 03/08 18:28

推 GoaCorolla : 所以分兩次做，然後面對面用wafer bonding貼起來對03/08 20:25

→ GoaCorolla : 吧？ 03/08 20:25

→ AmibaGelos : 是挖洞堆cg等 然後再做一次吧 難在兩次挖洞要對準 03/08 20:46

→ JoyRex : 之前俄羅斯測試的結果是三星TLC就是比I.T的MLC強03/08 22:31

→ JoyRex : 一樣層數,三星TLC比美光還東芝MLC都還耐寫03/08 22:32

推 AmibaGelos : 覺得好複雜Orz ch不接起來是不是變獨立的2個plane? 03/09 10:52